Архив рубрики: Anvelina SDR

Anvelina PRO3: Глубокая переработка CDC и стабилизация тракта Версия прошивки:metis AnvelinaPROIII_1000T_2.2.12Автор: Юрий, EU2AV | Платформа: OpenHPSDR Protocol 2 Вышла новая версия прошивки metis AnvelinaPROIII_1000T_2.2.12. В отличие от предыдущих обновлений, где мы улучшали DSP-ядро и наводили порядок в коде, этот релиз посвящен фундаментальной архитектуре передачи данных между тактовыми доменами (CDC — Clock Domain Crossing). Обычный пользователь… Читать далее »

SDR изнутри: почему прошивка имеет значение Развенчиваем мифы о «глупой коробке» в мире OpenHPSDR Автор: Юрий, EU2AV Введение: споры, которые переодически возникают На радиолюбительских форумах периодически вспыхивают дискуссии: «Влияет ли прошивка FPGA на качество приёма и передачи?» Недавнее обсуждение на одном из форумов показало, что многие операторы считают SDR-трансивер (Orion, Hermes и другие платформы OpenHPSDR)… Читать далее »

Автор: Юрий, EU2AV Продолжение цикла о модернизации прошивки. Если в прошлый раз мы говорили об улучшении математического ядра (DSP), то сегодня разберём, как «наведение порядка» в исходном коде и настройка тактовых сетей влияют на стабильность телеграфа и качество панорамы. В разработке для ПЛИС (FPGA) существует негласное правило: «Предупреждение компилятора — это не просто ворчание, это… Читать далее »

Улучшение DSP-ядра в прошивке Anvelina ProIII DX: Практический опыт оптимизации Проект: Anvelina ProIII DXАрхитектура: FPGA Cyclone IV (на базе Orion Firmware)Дата обновления: Май 2026 В ходе разработки прошивки для трансивера Anvelina ProIII DX была проведена серия экспериментов, направленных на улучшение качества сигнала без изменения аппаратной части и без повышения разрядности шин данных. Наша цель заключалась… Читать далее »