Архив рубрики: Anvelina SDR

Anvelina PRO III: Завершение v2.2.14Final. Физика АЦП, сетевые «призраки» и уроки честного инжиниринга В прошлой статье мы провели масштабную «хирургию» DSP-тракта: переписывали модули насыщения, убирали артефакты водопада и добавляли TPDF-дизеринг. Но настройка трансивера — это не только цифровая обработка сигналов. После того как «сердце» (DSP) забилось ровно, пришло время привести в порядок «периферию»: точность измерений… Читать далее: Anvelina PRO III: Завершение v2.2.14Final »

Anvelina PRO III v2.2.14: Полная хирургия DSP-тракта Anvelina PRO III v2.2.14: Полная хирургия DSP-тракта Введение После выпуска v2.2.13 я провел глубокий аудит DSP-тракта трансивера. Цель была простая: убедиться, что математика корректна, нет скрытых багов, а тайминги закрываются с запасом. То, что мы нашли, заставило меня переписать критические узлы CIC-фильтров, FIR-дециматоров и wideband-потока. В первых статьях… Читать далее: Anvelina PRO III v2.2.14: Полная хирургия DSP-тракта »

Anvelina PRO III: Попытка оптимизации FPGA и стабилизация Pure Signal Автор: Юрий (EU2AV) Дата: Июнь 2026 Проект: Anvelina PRO III SDR-трансивер на базе Altera Cyclone IV E (EP4CE115F29I7) Версия прошивки: AnvelinaPROIII_1000T_2.2.13Final Введение В рамках развития проекта Anvelina PRO III была проведена серия оптимизаций FPGA-кода, направленных на: Результатом стала прошивка с лучшими временными характеристиками за весь… Читать далее: Anvelina PRO III: Попытка оптимизации FPGA и стабилизация Pure Signal »

Anvelina PRO3: Глубокая переработка CDC и стабилизация тракта Версия прошивки:metis AnvelinaPROIII_1000T_2.2.12Автор: Юрий, EU2AV | Платформа: OpenHPSDR Protocol 2 Вышла новая версия прошивки metis AnvelinaPROIII_1000T_2.2.12. В отличие от предыдущих обновлений, где мы улучшали DSP-ядро и наводили порядок в коде, этот релиз посвящен фундаментальной архитектуре передачи данных между тактовыми доменами (CDC — Clock Domain Crossing). Обычный пользователь… Читать далее: Anvelina PRO3: Глубокая переработка CDC »

SDR изнутри: почему прошивка имеет значение Развенчиваем мифы о «глупой коробке» в мире OpenHPSDR Автор: Юрий, EU2AV Введение: споры, которые переодически возникают На радиолюбительских форумах периодически вспыхивают дискуссии: «Влияет ли прошивка FPGA на качество приёма и передачи?» Недавнее обсуждение на одном из форумов показало, что многие операторы считают SDR-трансивер (Orion, Hermes и другие платформы OpenHPSDR)… Читать далее: SDR изнутри: почему прошивка имеет значение »

Автор: Юрий, EU2AV Продолжение цикла о модернизации прошивки. Если в прошлый раз мы говорили об улучшении математического ядра (DSP), то сегодня разберём, как «наведение порядка» в исходном коде и настройка тактовых сетей влияют на стабильность телеграфа и качество панорамы. В разработке для ПЛИС (FPGA) существует негласное правило: «Предупреждение компилятора — это не просто ворчание, это… Читать далее: Anvelina PRO3: Чистый код — чистый эфир. Оптимизация логики и… »

Улучшение DSP-ядра в прошивке Anvelina ProIII DX: Практический опыт оптимизации Проект: Anvelina ProIII DXАрхитектура: FPGA Cyclone IV (на базе Orion Firmware)Дата обновления: Май 2026 В ходе разработки прошивки для трансивера Anvelina ProIII DX была проведена серия экспериментов, направленных на улучшение качества сигнала без изменения аппаратной части и без повышения разрядности шин данных. Наша цель заключалась… Читать далее: Улучшение DSP-ядра в прошивке Anvelina ProIII: Практический опыт оптимизации »